研究人員宣佈，他們已經用分子和奈米級導線構建了一個儲存電路，其密度與製造商預計在2020年製造的電路密度相當。該電路透過在兩種狀態之間切換分子簇來儲存0和1，包含16萬位元，密度高達每平方釐米1011位元。傳統微晶片的密度至少要低10倍。
該原型尚未像商用計算機記憶體那樣穩定或可靠，而且製造它將要求製造商學習利用矽以外的材料，而矽是計算技術的主力。但該裝置的規模超過了以前使用奈米技術構建的任何電子電路。
“我們很高興這東西能工作，”加州理工學院的化學家詹姆斯·希思說，他的團隊構建了這個裝置。“我們的主要目標從來不僅僅是製造一個儲存電路，”他說。“而是開發一種可以在分子尺寸上工作的製造技術。”
關於支援科學新聞報道
如果您喜歡這篇文章，請考慮透過以下方式支援我們屢獲殊榮的新聞報道： 訂閱。透過購買訂閱，您正在幫助確保未來能夠繼續報道關於塑造我們當今世界的發現和想法的具有影響力的故事。
哈佛大學的奈米研究人員查爾斯·利伯說，該裝置是“一項真正的傑作”，他沒有參與這項研究。“他[希思]遠遠超越了分子電子學領域以前實現的整合密度和位元數的極限。”
研究人員正在探索奈米尺寸的電子系統，因為矽電路無法以越來越高的密度堆積導線——從而產生更高編號的奔騰處理器——永遠持續下去。最終，電子將開始在導線之間滲漏，並且用於衝壓矽電路的光刻技術可能會達到其物理極限。
加州理工學院的團隊結合了兩種方法：分子電子學（由分子製成的電晶體）和奈米線交叉陣列，後者是超薄導線的垂直連線點。為了製造他們的裝置，該團隊鋪設了一系列緊密排列的400根平行矽導線（間距僅為33奈米），並在其上塗覆了一層啞鈴狀的[2]輪烷分子。他們透過在分子層上覆蓋另外400根鉑金導線，建立了一個導線網格，從而形成了分子組，分子組夾在交叉導線形成的每個節點之間。
為了在0和1之間切換，研究人員在節點處對一組分子施加電壓，這會在兩種狀態之間切換分子。[2]輪烷分子各自包含一個圍繞啞鈴“手柄”的環。施加在分子上的電壓導致環上下滑動，從而改變分子的導電性。
導線非常密集，以至於該團隊無法構建能夠一次只為兩根導線（定義一個節點的導線）通電的傳統電極；相反，他們以九個一組的方式開關連線點。
希思實驗室的物理和化學博士候選人、於1月24日在《自然》雜誌線上發表的報告的第一作者喬納森·格林說，一個表明還需要做更多工作的跡象是，連線點在被切換大約10次以上後通常會損壞。他補充說，分子在大約一個小時後會自發地翻轉回之前的狀態，這對儲存裝置來說是另一個限制。他說，商用快閃記憶體的穩定性可達數年。
分子在狀態之間切換的速度也很慢。格林說，雖然這個時間可能會得到改善，但這種儲存電路的速度不會來自於一次切換一個連線點。相反，它將來自於一次切換多個連線點。“主要的批評，”他說，“是這是一個很好的實驗室演示，但這將如何適應現實世界。”他的回應是：“你必須先投入科學研究，然後才能獲得技術。”